

COPYRIGHT: (C)1992,JPO & Japio

PATENT ABSTRACTS OF JAPAN

04189023

GET EXEMPLARY DRAWING

July 7, 1992

PULSE SYNCHRONIZING CIRCUIT

INVENTOR: HAYAKAWA MITSURU

APPL-NO: 02319279 (JP 90319279)

FILED: November 22, 1990

ASSIGNEE: VICTOR CO OF JAPAN LTD

INT-CL: H03K5/00, (Section H, Class 03, Sub-class K, Group 5, Sub-group 00)

ABST:

PURPOSE: To prevent the occurrence of contention resulting in causing uncertain timing even when an input pulse and a clock pulse are asynchronous by providing a function to discriminate the contention between the input pulse and the clock pulse.

CONSTITUTION: An output (b) of a pulse width shaping circuit 31 and an output (c) of a delay circuit 32 are inputted to a discrimination circuit 33, in which whether or not leading edges of the pulse outputs b, c are close to each other, that is, the relation of contention is discriminated. The output (b) of the pulse width shaping circuit 31 and the delay output (c) of the delay circuit 32 are latched respectively by DFFs 331, 332 by using a 2nd clock CK 2. Then an output (d) of the FF 331 and an output (e) of the FF 332 are decoded by an inverter 333 and an AND gate circuit 334. After the decoding, an output of the gate 334 is latched at a trailing edge of the delay pulse (c) to output an output (f) for discriminating the contention.

LOAD-DATE: June 17, 1999

Source: All Sources > Area of Law - By Topic > Patent Law > Patents > Non-U.S. Patents > \$ Patent Abstracts of

Japan 🚹

Terms: 4189023 (Edit Search)

View: Full

Date/Time: Tuesday, August 28, 2001 - 2:30 PM EDT

About LexisNexis | Terms and Conditions

BEST AVAILABLE COPY

19 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

平4-189023

⑤Int. Cl. ³

識別記号

庁内整理番号

❸公開 平成4年(1992)7月7日

H 03 K 5/00

V

7125-5 J

審査請求 未請求 請求項の数 1 (全6頁)

❷発明の名称

パルス同期化回路

②特 願 平2-319279

②出 願 平2(1990)11月22日

@発明者 早川

充 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ピクタ

一株式会社内

勿出 顧 人 日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番地

明 報 會

1. 発明の名称

パルス同期化回路

2. 特許請求の範囲

第1のクロックにより生成された周期性の入力 パルスを選延して選張パルスを出力する選延回路 と、

前に入力パルスと第2のクロックとのタイミング関係を判定して、競合関係にあると判定したときに所定の出力を得る判定回路と、

前記判定回路の出力を積分して出力する積分回路と、

前記複分回路の出力を切換タイミングパルスによってラッチして出力する第1のラッチ回路と、 前記入力パルスと前記遅延パルスとを前記第1 のラッチ回路の出力により切り換えて出力するス

前紀スイッチの出力を前記第2のクロックでラッチして確定した同期化パルス出力を得る第2のラッチ回路とよりなることを特徴とするパルス同

期化回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、デジタル回路において、入力パルスと非同期なクロックとの競合関係を避けるように したパルス同期化回路に関する。

(従来の技術)

デジタル回路に入力するパルスをそのデジタル回路のクロックに同期させるために、従来よりパルス同期化回路が用いられていることは匍知の通りである。

第6回は従来のパルス同類化回路を示す構成図であり、第7回はそのパルス同類化回路の周辺回路を示すブロック図である。

まず、第7回を用いて世来のパルス同期化回路 4及びその周辺回路について説明する。第1の計数回路1には第1のクロックCK1が、第2の計数回路2には第2のクロックCK2がそれぞれ入力される。また、パルス同期化回路4にも第2のクロックCK2が入力される。

特開平4-189023(2)

そして、 第 1 の 2 ロック C K 1 で動作している 第 1 の 計 数 回路 1 から出力されるデコードバルス は、 パルス 同期 化 回路 4 に 入力 され、 パルス 同期 化回路 4 は、 第 2 の 2 ロック C K 2 で動作する第 2 の 計数 回路 2 へ同期 そとる ための リセットバル スを出力する。

従来のパルス同期化回路 4 は第 6 図に示すように、 D フリップフロップ 4 1 . 4 2 及び N A N D ゲート回路 4 3 とによって構成される。

(発明が解決しようとする課題)

ところで、上述した第6図及び第7図に示す従来のパルス同期化回路4においては、第1のクロックCK1と第2のクロックCK2とが非同期である場合、パルス同期化回路4に入力する入力(入力パルス)aと第2のクロックCK2との数合が起こる。

この観合について、第8回を用いて説明する。 同図に示すように、入力(入力パルス) a の立上がりと第2のクロックC K 2の立上がりとが時刻 t 。において極めて接近している場合、入力パル ス a に含まれる ノイズ やクロック ジッタ等により 競合状態となり、 その出力が時刻 t。に出力される h (1) と時刻 t;に出力される h (2) との 2 つが存在し、出力タイミングが 1 クロック分不確定となるという問題点がある。

そこで、本発明は、前記した入力パルスとクロックパルスとの競合状態を判定する機能を有し、その競合を避けて安定な同期化が可能なパルス同期化回路を提供することを目的とする。

(課題を解決するための手段)

ッチ 回路の出力により切り換えて出力するスイッチと、前にスイッチの出力を前記第2のクロックでラッチして確定した同期化パルス出力を得る第2のラッチ回路とよりなることを特徴とするパルス同期化回路を提供するものである。

(実施例)

以下、本発明のパルス同類化回路について、添付図面を参照して説明する。

第1回は本発明のパルス同期化回路の一実施例を示すブロック図、第2回及び第3回は本発明のパルス同期化回路を説明するための図、第4回は本発明のパルス同期化回路の周辺回路を示すブロック図、第5回は本発明のパルス同期化回路の動作説明用タイミングチャートである。

まず、第4回を用いて本発明のパルス同期化回路3及びその馬辺回路について説明する。第1の計数回路1には第1のクロックCK2がそれぞれ入力される。パルス同期化回路3には第1のクロックCK1と第2のクロックCK2及びタイミン

グパルスとが入力される。

そして、パルス同期化回路3は第1のクロックCK1により動作している第1の計数回路1からのデコードパルスを入力とし、第2のクロックCK2により動作する第2の計数回路2にリセットパルスとして出力するために、第1及び第2のクロックパルスとによって制御されている。

次に、本発明のパルス同期化回路3の一実施例の具体的回路構成を第1四を用いて説明する。同四に示すように、パルス幅整形回路31、運転回路32、料定回路33、積分回路34、第1のラッチ回路37とによって構成される。

そして、パルス幅整形回路 3 1 と遅延回路 3 2 及び判定回路 3 3 の具体的回路構成を第 2 図を用いて説明する。また、本発明のパルス同期化回路 3 における回路動作を第 5 図に示すタイミングチャートを用いて説明する。

第5回に示す入力パルスaはクロックCK1に

特開平4-189023(3)

よって生成される周期性のパルスであり、そのパルス幅はクロック C K 1 の周期 T ! より大であるとする。

第 2 図に示すように、 パルス幅整形回路 3 1 は D フリップフロップ 3 1 1 と A N D ゲート回路 3 1 2 とよりなり、 その出力はパルス幅 T w (= T l) なる出力 b となる。このパルス幅 T w は、 クロック C K 2 の 周期を T l とすれば、 T l / 2 < T w < T l に設定される。

そして、その出力 b が入力する 遅 延 回路 3 2 は、インバータ 3 2 1 と D フリップフロップ 3 2 2 とよりなり、その遅延時間 T d は、 T 1 く T d + T w < 2 T 1 に敗定され、その出力はパルス 44 整形回路 3 1 の出力 b に対し、遅延時間 T d (= T 1 / 2) だけ遅延し、パルス 44 T w の出力 c となる。

そして、パルス幅整形回路 3 1 の出力 b 及び遅延回路 3 2 の出力 c は判定回路 3 3 に入力され、出力 b と出力 c との競合関係 (つまり、お互いのパルスの立上がりが極めて接近しているか) を判

定回路33によって判定する。

回路32の出力(遅延に 0 円 3 1 の出力 b 及び遅延回路32の出力(遅延に 1 ルス) c をそれぞれ D フリップフロップ 3 3 1 、 3 3 2 において、第2のクロック C K 2 によってラッチし、その D フリップフロップ 3 3 2 の出力 (ラッチ出力) d 及び D フリップフロップ 3 3 2 の出力 (ラッチ出力) e をインバータ 3 3 3 と A N D ゲート 回路 3 3 4 とによってデコードした後、その出力を選延パルス c の立下がりエッジでラッチして判定出力 f として出力する。

第5図において、クロックCK2(1) は判定回路33の入力パルスである出力り(以下、入力パルスパルスと数合条件になる第2のクロックCK2(1) でラッチした出力はは時割 t。~しいの期間不定であり、時割t、以後し(ロー) レベルとなる。また、選延パルスにをラッチした出力。こは時刻t、においてH(ハイ)レベルとなる。このラッチ出力は、eをデコードして時刻t、にお

いて遅延パルスcの立下がりでラッチすれば、その出力!はHレベルとなり、競合状態を判定することができる。

要するに、料定回路33は、その入力パルストが第2のクロックCK2でラッチされず、その判定出力がLレベルであり、遅延パルスcが第2のクロックCK2でラッチされて、その判定とと第カイドレベルである場合のみ、入力パルスとの繰り返し間額で保持されている。

ところで、 料定回路 3 3 による 競合判定は、 第2 の ク ロ ック C K 2 が ク ロ ック C K 2 (1) の 条件のみならず、 ラッチ出力 d が L レベル、ラッチ出力 e が H レベルの 期間、 即 5 第 2 の ク ロック C K 2 が時 刻 t 。 の 直接をラッチする位置関係 C K 2 (2) と時 刻 t , の 運 前を ラッチ する位置関係 C K 2 (1) との間で競合と判定する。

従って、本発明による競合判定は、判定ウィンドを有し、判定回路 3 3 に入力する出力 b の立上

がりエッジタイミング t 。 を基準に — Δ T 1 ~ Δ T 1 のウィンドとなり、 第 5 図に示す場合、 Δ T 1 = T 1 - T w . Δ T 1 = T d + T w ~ T 2 という関係にある。

この関係は、入力パルス b のパルス 幅 T wが、T ? / 2 < T w < T ? であり、 是延時間 T d が、T ? < T d + T w < 2 T ? の場合に成り立つものである。ゆえに、入力パルス a が上記したパルス幅を満足する場合には、パルス幅整形回路 3 1 は不要となる。

また、入力パルス a がアナログ回路により生成される場合には、パルス幅整形回路 3 1 と遅延回路 3 2 とをアナログ手段で構成し、上記したTw、Tdの条件を満たすように実施することも可能で

第1 図における積分回路 3 4 は、 料定回路 3 3 の 料定出力 f を所定回数 積分 して有意であるか、つまり、 所定レベル以上であるかどうかを判定するものであり、 公知の手段を用いることができ、 積分回路 3 4 を用いることによりノイズ等によっ

持開平4-189023(4)

ģ: 🦦

て無動作することがなく、安定した料定条件が設定される。

第 1 のラッチ回路 3 5 は、スイッチ 3 6 を切り 換えるタイミングを決定するもので、第 1 のラッ チ回路 3 5 に入力する入力パルス、つまり 積分回路 3 4 の出力パルスの周期より十分長い周期を有 する切換タイミングパルスで動作する。

そして、複分回路34における競合判定が有意となった場合、第1のラッチ回路35で決定されるタイミングによりスイッチ36の出力gは遅延回路32の出力パルス(遅延パルス) ことなり、 競合判定が有意でなければ、スイッチ36の出力gはパルス幅整形回路31の出力パルスしとなる。

出力 g は第 2 の ラッチ回路 3 7 において、 第 2 の ク ロック C K 2 に より ラッチ されるが、 競合条件の 場合には、 遅延パルス c を ラッチするので、 競合を避けることができる。

第 2 の ラッチ回路 3 7 は 第 3 図に示すように、 D フリップフロップ 3 7 1 . 3 7 2 . 3 7 3 と N A N D ゲート回路 3 7 4 とによって構成され、そ

すプロック図、第5回は本発明のバルス同期化回路の動作説明用タイミングチャート、第6回は従来のバルス同期化回路を示す構成図、第7回は従来のパルス同期化回路の周辺回路を示すプロック図、第8回は従来のパルス同期化回路の動作説明用タイミングチャートである。

3 2 … 遅延回路、3 3 … 料定回路、3 4 … 積分回路、3 5 … 第 1 の ラッチ回路、3 6 … スイッチ3 7 … 第 2 の ラッチ 回路。

特許出願人 日本ピクター株式会社


の動作は周知の如く、 入力 g の立上がり エッジの 直後の クロック タイミングにより ラッチされた負 極性 パルストを出力する。


第 5 図において、第 2 の クロック C K 2 の クロック タイミング C K 2 (1) 、 C K 2 (2) 、 C K 2 (1) に対応する出力 h を h (1) 、 h (1) 、 h (1) に示している。 それぞれ時刻 t: 、 t 2 、 t 、 に確立しており、競合を回避できていることが判る。(発明の効果)

以上詳細に説明したように、本発明のパルス同期化回路は上述のように構成されてなるので、デジタル回路において入力パルスとクロックとが非同期であっても、競合を起こしてタイミングの不確定をまねくことなく安定した動作が可能となる等、実用上極めて優れた効果がある。

4. 図面の簡単な説明


第1 図は本発明のパルス同期化回路の一実施例の構成を示すブロック図、第2 図及び第3 図は本発明のパルス同期化回路を説明するための図、第4 図は本発明のパルス同期化回路の周辺回路を示







第 4 図

特開平4-189023(5)







持開平4-189023 (6)

